This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

①特許出願公開

四公開特許公報(A)

昭60-257541

@Int_Cl_4

識別記号

庁内整理番号

每公開 昭和60年(1985)12月19日

H 01 L 21/76 21/205 // H 01 L 27/04 M-7131-5F 7739-5F C-7514-5F

C-7514-5F 審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称 半導

半導体装置の製造方法

④特 願 昭59-115885 .

@出 願 昭59(1984)6月4日

70発明者 桜井

弘美

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

四代 理 人 弁理士 大岩 増雄 外2名

明 細 11

1. 発明の名称

半導体装置の製造方法

- 2. 特許請求の範囲
- (2) 酸化シリコン膜の開孔形成に異方性エッチング法を用いることを特徴とする特許請求の範囲 第1項記載の半導体装置の製造方法。
 - (3) 酸素を含まない絶縁膜に露化シリコン膜を

用いるととを特徴とする特許請求の範囲第1項または第2項記載の半導体装置の製造方法。

3. 発明の詳細な説明

[発明の技術分野]

との発明は半導体装置の製造方法、特に素子問 分離幅を小さくするために垂直な壁面の分離散化 膜で囲まれた活性領域構造を得る方法に関するも のである。

[従来技術]

半導体接世の集積化が進むにつれて、素子間分離幅はますます狭くする要請がある。 第1図 A ~ c は このような要請に応じて開発された従来の方法の主要段階における状態を示す断面図で、まず第1図 A に示すように、シリコン(51) 基板(1)の上に関孔(3)を形成する。つついて、第1図 B に示すように、開孔(3)の部分に選択的にエピタキシャル成長 S1 届(4)を形成し、次に第1図 C に示けように計算によつてエピタキシャル成長 S1 届(4)の凸部を除去して上面を平坦化して活性領域(4a)を得る

· ;

ものである。

素子間分離幅を決くするには分離酸化膜の壁面 は垂直であるととが望ましく、上記従来の方法で も、第1図Aの設階では開孔(3)の形成に異方性ド ライエッチング法や、イオンピームエッチング法 を用いて図示のように Si 基板(1)の表面に垂直な 劈面を得ているが、第1図Bの段階で 81 層(4)の エピタキシャル成長時に SiO,膜(2)がエツチング を受ける。すなわち、例えば、1000℃以上の高 温 でモノシラン(Bill,),トリクロルシラン(Bilich,), ジクロルシラン (SiH₂CL₂), モノクロルシラン(SiHaCL),四塩化ケイ栗 (SiCL4)などの Si を含む 気体または液体を分解するために水素(H2)ガス を多量に施す。従つて、8102と81とが反応して 一酸化シリコン SiO となる。 SiO は気化して排出 される。第1図Bの場合には、エピタキシャル成 長の初期には、 SiO2 が彼かにエッチングされた がち Si がデポジットされる。 この SiO, の SiO化 によるエッチングと Si のエピタキシャル成長と が同時に進行するので、8102膜(2)の底部から上

部に到るに従って 8102 のエッチング量が増加し、 理直であった 8102 膜(2) の壁面は次第に丸みをお びるようになり、 これが兼子間分離幅低減の支障 となる。また、上配 810 ガスは完全に除去される 訳ではなく、近傍の 81 中に取り込まれるので、 高温熱処理によって酸素析出核が形成され成長して、 81 との格子定数の違いによって欠陥密度が 増加する。従って、 開孔(3) の周辺には 1 mm 程度の 概の欠陥層を生じるので、 pn 接合を形成した際、 接合リークを生じ易いという問題もあった。

[発明の概要]

この発明は以上のような点に強みてかされたもので、分離層を構成する 8102 膜に活性領域をエピタキンヤル成長させるべき開孔を形成した後に、その開孔内壁面をよび上記 8102 膜の上面に酸素を含まない絶縁膜を薄く形成した上で、 81 をエピタキシャル成長させて活性領域を形成することによつて、エピタキシャル成長時の 8102 膜のエッナングを防止し、壁直な壁面の分離酸化膜で囲まれ筒級部にも欠陥の少ない活性領域構造を得る

方法を提供するものである。

(発明の実施例)

第2図A~Dはこの発明の一実施例方法の主要 段階での状態を示す断面図で、従来例と同一符号 は同等部分を示す。まず、第2四人に示すように、 従来と同様に、 Si 基板(1)の上に Si O2 膜(2)を形成 し、その一部に開孔(3)を異方性エッチング法で壁 面が垂直で形成する。次に、第2図Bに示すよう に、酸栄を含まない絶縁膜、例えば選化シリコン (Si_sN₄) 腹(5) で SiO₂ 展(2) の上面 ⇒ よび 開孔(3) の 内側壁面を扱い、その内側に第2の開孔(6)を残し その底面には 51 基板(1)の一部を貸出させておく。 その後に第2回Cに示すように、この第2の開孔 (8)の部分に選択的にエピタキシャル成長 Si 届(4) を形成し、つづいて、第2図Dに示すように、研 脳によつてエピタキシャル成長 Si 層(4) の凸部お よび SiO₂ 膜(2)の上面の Si₃N₄ 膜(5)を除去して上 面を平坦化して活性領域(4a)を得る。

この実施例の方法において、第2図Cの段階で エピタキシャル成長 51 暦(4)を形成する以前にそ の開孔(3)の周辺の S102 膜(2)の表面に S1, N4 膜(6)が形成されており、 これには酸素が含まれておりが形成されており、 これには酸素が含まれて用の気体または液体に触れるのを防ぐので従来のような S102+S1 が H2 によって反応して S10 化 化するとがなく、 第2 の開孔(6)の壁面の垂直性を維やシャル成長 S1 層(4)はエッジ部で酸素のオートディフル成長 S1 層(4)はエッジ部で酸素のオートディフル成長 S1 層(4)はエッジ部で酸素のオートディフル 大成長 S1 層(4)はエッジ部で酸素のオートディフル 大成長の形成が可能である。

このようにして、パイポーラ業子の場合特に問題になりやすいエミッタ・コレクタ・パイピング現象が防がれるばかりでなく、MOS業子においてもリークの少ない優れた分離領域が得られる。 更に、メモリ素子を構成する場合、特にメモリ容量を増加させる目的で、従来「得想り分離方式」が用いられていたが、これはSIの一部を垂直に狭くエッチングして酸化級などの絶縁顕を埋め込

持問昭 GO-257541 (3)

むとによつてキャパシターを構成するものでもるが、 Siのエッチングは原理的に高速に行うととが困難な上に、そのエッチングの形状も伝統でするとは困難であった。まで十分に垂直に仕上げるととは困難であれば、 Cの場合にもこの発明を適用すれば、 Cの場合にもこの発明を有する 高級が得られることから、 優れたキャパシターを構成でき、 小さなチップサイズで大容量メモリが実現できる。

[発明の効果]

以上説明したようにこの発明の方法では SiO2 膜に形成した開孔の内側壁面および SiO2 膜上面 を、環業を含まない絶象膜で凝つた後に、開孔内 に Si をエピタキシャル成長させるようにしたの で、エピタキシャル成長時に開孔壁面にエッチン グが生じることなく、垂直性が保持でき、バイポ ーラ, MOS 両構造とも集積度の向上が期待でき る。

なお、全絶縁膜を酸業を含まない絶縁膜で形成 してもよい訳であるが、これでは開孔エツチング 速度、開孔仕上り形状の上で問題があり、上述の 8102 膜を用いるととによつてとの問題も解決される。

4. 図面の簡単な説明

第1図 A ~ C は従来の方法の主要段階における 状態を示す断面図、第2図 A ~ D はこの発明の一 実施例方法の主要段階における状態を示す断面図 である。

図において、(1) はシリコン(半導体) 基板、(2) は酸化シリコン膜、(3) は開孔、(4), (4a) はエピタキシャル成長シリコン層、(5), (5a) は 登化 シリコン膜である。

なお、 図中同一符号は同一または相当部分を 示す。

代理人 大岩蜡 雄

